PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-154389

(43) Date of publication of application: 13.06.1990

(51)Int.CI.

G11C 11/22 G11C 11/42 H01L 27/10

(21)Application number: 01-175065

(71)Applicant: OLYMPUS OPTICAL CO LTD

(22)Date of filing:

06.07.1989

(72)Inventor: NAGASAKI TATSUO

OMURA MASAYOSHI

WATANABE HITOSHI YOSHIMORI HIROYUKI

IMAIDE SHINICHI

IKUTA HIDETSUGU

YANAGISAWA KAZUMUKI

(30)Priority

(

Priority number: 63170471


Priority date: 08.07.1988 Priority country: JP

(54) FERROELECTRIC MEMORY

(57)Abstract:

PURPOSE: To surely perform information recording and readingout at high speeds by forming a semiconductor circuit section which is held at least between the 1st stripe electrode and ferroelectric thin film or between the 2nd stripe electrode and the ferroelectric thin film.

CONSTITUTION: This ferroelectric memory is constituted of common electrodes 6 and 7 which are respectively provided along the arranging directions of the 1st and 2nd stripe electrodes at places apart from end sections of the electrodes 4 and 5, switching means 8 and 9 which respectively connect the 1st and 2nd stripe electrodes with the common electrodes 6 and 7 and, at the same time, select electrodes output of the stripe electrodes, and a semiconductor circuit section which is held at least between the 1st stripe electrodes 4 and a ferroelectric thin film 3 or between the 2nd stripe electrodes 5 and the thin film 3. Since data are recorded in memory cells 21 respectively constituted of



intersections of the 1st and 2nd stripe electrodes 4 and 5 as residual polarization, information recording positions can be specified and, in addition, crosstalk between adjacent memory cells can be prevented. Therefore, information recording and reading-out can be performed surely at high speeds.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩公開特許公報(A)

平2-154389

fint. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)6月13日

G 11 C 11/22 11/42 H 01 L 27/10

4 5 l

8522-5B 7341-5B 8624-5F

審査請求 未請求 請求項の数 6 (全24頁)

図発明の名称

強誘電体メモリ

②特 願 平1-175065

·均

②出 願 平1(1989)7月6日

優先権主張

図昭63(1988)7月8日9日本(JP)39特願 昭63−170471

@発明者

長 崎 達 夫

東京都渋谷区幡ケ谷2丁目43番2号 オリンパス光学工業

株式会社内

個発 明 者

:村 正由

東京都渋谷区幡ケ谷2丁目43番2号 オリンパス光学工業

株式会社内

 東京都投谷区幡ケ谷2丁目43番2号 オリンパス光学工業

株式会社内

勿出 願 人

オリンパス光学工業株

東京都渋谷区幡ケ谷2丁目43番2号

式会社

最終頁に続く

明細書

(1).強誘軍体薄膜と、この強誘電体薄膜の一方の

面に格子状に配列した複数の短冊状の電極からな

1. 発明の名称

強誘電体メモリ

2. 特許請求の範囲

る第1ストライプ電極と、この第1ストライプ電極と、この第1ストライプ電極と、この第1ストライプ電極と面に存在がある第2ストライプ電極と、この2つのストライプ電極のそれぞれの配列方向に沿ってストライプ電極の光がの強いが発揮した。第1、第2ストライプ電極を選択するとともにストライプ電極と選択する切替手段と、第1ストライプ電極と強誘電体薄膜の間が少なくとも一方に挟持された半導体回路が新りなることを特徴とする強誘電体薄にからなることを特徴とする強誘電体薄にのことを特徴とする強誘電体薄に、第2ストライプ電極と強誘電体薄に、第2ストライプ電極と強誘電体薄に、第2ストライプ電極と強誘電体薄に、第1ストライプ電極と強誘電体薄膜の間の少なくとも一方に挟持された半導体回路が


る第1ストライブ電極と、この第1ストライブ電極と、この第1ストライブ電極と、この第1ストライブ電極と面に体子状に配列した複数の短冊状の電極から成る第2ストライブ電極と、この2つのストライブ電極のそれぞれの配列方向に沿ってストライブ電極の端部から離間して設けられた共通電極とを接続するとともにストライブ電極中の電極を選択するとともにストライブ電極中の電極を選択する半導体の間および、第2ストライブ電極と強誘電体薄膜の間の少なくとも一方に挟持された半導体回路部とからなることを特徴とする強誘電体メモリ。

(3).強誘電体薄膜と、この強誘電体薄膜の一方の面に格子状に配列した複数の短冊状の電極からないる第1ストライプ電極と、この第1ストライプ電極と互いに交差するように上記強誘電体薄膜の他が方の面に格子状に配列した複数の短冊状の電極から成る第2ストライプ電極と、この2つのストライプ電極のそれぞれの配列方向に沿ってストライ

プロ極の端部から離間して設けられた共通電極と、 上記第1.第2ストライプ電極と共通電極とを接 続するとともにストライプ電極中の電極を選択す る切替手段と、上記切替手段として上記ストライ プロでであるででは対して少なくとも2つの切替 手段を並列に設けるとともに、この切替手段を 手段を並列に設けるとともに、この切替手段を が切替手段を設け、選択されていないストライ プロ極を接地することを特徴とする強誘電体メモ り。

(4) 上記半導体回路部が非線形の電圧 - 電流特性 を示すDIAC (Diode AC Switc h) またはSSS (Silicon Symme trical Switch) であることを特徴 とする請求項1又は2記載の強誘電体メモリ。 (5) 強誘電体薄膜と、この強誘電体薄膜の一方の

(5).強誘電体薄膜と、この強誘電体薄膜の一方の面に格子状に配列した複数の短冊状の電極からな



[産業上の利用分野]

この発明は強誘電体材料を情報記録媒体(メモリ)に用いた強誘電体メモリおよびその製造方法に関する。特に牌接するメモリセル間のクロストークを防止することができる強誘電体メモリに関する。

[従来の技術]

強誘電体材料はヒステリンス特性を有し、この 特性を利用してデータを記憶できることが一般に 知られている。第42図はこのヒステリンス特性 を示す図であり、 摘軸は電界E、縦軸は分極状態 Pを表している。土Ecは分極が逆方向、土E 転する電界(以下、抗電界という)であり、土E sはヒスデリンス特性における正角方向が反転において、で異が10のときの分極にはAとCの2つの 状態があり、それぞれにデジタル信号の"1" "0"を対応させる。すなわち、Aの状態のときに "1"信号が記憶され、Cの状態のときに 信号が記憶される。

る第1ストデイプ電極と、この第1ストライプ電 極と互いに交差するように上記強誘電体薄膜の他 方の面に格子状に配列した複数の短冊状の電極か ら成る第2ストライプ電極と、この2つのストラ イブ電極のそれぞれの配列方向に沿ってストライ ブ電極の端部から離間して設けられた共通電極と、 上記第1, 第2ストライブ電極と共通電極とを接 続するとともにストライプ電極中の電極を選択す る半導体スイッチとからなる強誘電体メモリにお いて、上記第1ストライプ電極および第2ストラ イプ電極を形成している複数の電極の各々の電極 に対応して設けられている半導体スイッチを同一 平面上に展開配設して形成したドライブセル層を 設け、このドライブセル層を強誘電体薄膜,第1 ストライプ電極、第2ストライプ電極とともに積 層したことを特徴とする強誘電体メモリ。

(6).請求項5記載の強誘電体メモリにおいて、上記半導体スイッチを縦型FETで形成したことを 特徴とする強誘電体メモリ。

3. 発明の詳細な説明

いま、この強誘電体に "1" 信号が記憶され、 分極がAの状態であると、分極はAの状態であると、分極はAが扱いれてを加えると、分極はAが緩けるので移り再びAに戻るが小さい。これに関係が記憶され、の変はに "0" 信号が記憶けられ、かが Cの状態にある。分極が記憶はしてでのででは、 で0、 でででのの傾倒は大きいて、 での変化によりのではない。 "1" と "0" の状態を判別してデータを読出する。 "1" と "0" の状態を判別してデータを読出する。

ここで、図から刺るように、強誘電体の分極状態を"O"がら"1"にするためには、Ew以上の電界を有する記録がルスを印加し、"1"から"O"にするためには、一Ewの電界を有するパルスを印加すればよい。

そこで、従来、上記のような強誘電体のヒステ

リシス特性を利用して強誘電体を情報記録媒体として用いた先行技術に特開昭 55-126905号,特開昭 59-215096号,特開昭 59-215096号,特開昭 59-215097号等がある。このような強誘電体メモリに対して情報の記録,続出しを行なう1つの方法として、例えば、上記特開昭 59-215096号には第43図に示すように基板で2上に透明電極で3,75に挟まれた強誘電体が関連上で透明電極で3,75に挟まれた強誘電体が開産して流域に立て3に挟まれた強誘電体が開発して3に対した部分に光ビーム76を照射して3に対するの選択部分に再び光ビームを照射し、分極による光の超折,干渉,偏光を利用して情報を読出するのが示されている。

[発明が解決しようとする課題]

上記従来例は強誘電体メモリの表面上に光ビームを照射して、この光ビームを操作することで、順次情報の記録または読出しを行うものである。このように強誘電体メモリの表面上に直接光ビームを照射して情報の記録、読出しを行うものであ

上記目的を達成するために、この発明は以下の ような手段を講じたものである。

すなわち、強誘電体薄膜と、この強誘電体薄膜の一方の面に格子状に配列した複数の短冊状の電子状に配列した複数の短冊状のカイブ電極と、この第1ストライブ電極と面面に格子状に配列した複数の知識を対した複数の知識を表現である。 では、 第2ストライブ電極のよりが、 第2ストライブで、 第2ストライブでは、 第2ストライブで、 第2ストラーブで、 第2ス

上記の手段によればデータは第1ストライプ電 : 極と第2ストライプ電極が交差した記録位置(メモリセル)に残留分極として記録されるので、デ

るが、強誘電体メモリにおいて情報記録位置は特定されておらず記録位置の制御は光ビームの操作位置を機械的に制御することにより行われている。 にのため光ビームの位置ずれ等により、隣接とがないように光ビームを操作する位置制御を正確に行なう必要があり、 記録密度を向上しようとすればするほど、ますます位置制御に正確さが要求され、そのための機構が複雑になる。また、情報を2次元のための機構が複雑になる。また、情報を2次元でありにしか記録することができず、強誘電体メモリを積層することにより記録容量を増やすことはむずかしい。

そこで、この発明は強誘電体メモリの情報記録 位置を常に特定することが可能で、また、強誘電 体メモリの隣接する記録位置からのクロストーク を防止してSN比を向上させ、選択した記録位置 に対する情報の記録、読出しを確実かつ高速に行 なうことのできる小型で薄型の強誘電体メモリを 提供することを目的とする。

[課題を解決するための手段および作用]

ータの記録位置が特定され、また、隣接するメモリセル間でのクロストークを防止することができ、 データの記録、読出しが確実かつ高速に行なわれ

[実施例]

以下、この発明を実施例に基いて説明する。

第1図はこの発明の基本的な概念を説明するための説明図である。図に示すように、強誘電体メモリ1は絶縁性と機械的強度を保持するための厚さ200μmの基板2の表面上に積層された厚さ0.3μmの強調電体薄膜3から成る。上記基板2の材料としてはガラス、セラミックス、金属、高分子材料、半導体材料のり用途に適してはPZT。の分子材料、上記強器の材料としてはPZT。(ジルコンテクン酸鉛)やBaTIO。(テクン酸パリウム)やKNO。等の無機な高分子材料が使っれる。上記基板2と強誘電体薄膜3の間には、相子状に配列した短冊状の複数の電極からなる第、1ストライブ電極4が設けられ、強誘電体薄膜3

を挟んだ反対側の面には第1ストライプ電極4の 配列方向と直交するように格子状に配列した第2 ストライプ電極が設けられている。この第1,第 2ストライプ電極4, 5はAlまたはTiWまた はMo-Ta等からなり、厚さO. 1μmで、電 極の幅および隣接する電極の間隔は共に0.5μ mで等間隔に設けられている。そして、上記第1. 第2ストライプ電極4,5の端部から離間した基 板2上には、共通電極6と7が図に示す様にスト ライブ電極4,5のそれぞれの配列方向に沿って 設けられている。そして、上記共通電極6,7と ストライプ電極4、5の端部とを接続し、ストラ イプ電極中の電極を選択する切替手段として光導 電体8,9がそれぞれ、上記共通電極6,7とス トライプ電極4,5の上に、跨がって積層されて いる。この光導電体8,9の材料としては応答時 間、抵抗値等の点からアモルファスシリコンや結 晶シリコンやPVK(ポリピニルカルパソール) 等が用いられている。

次にこの強誘電体メモリ1の製造方法について

2図に示すように、(a)~(i)のように行な う。なお、第2図(g)~(i)は第2図(f) のA-A′ 断面図である。

(a)まず基板2表面にAu、Pt、Ag、A! 等の金属良導電体もしぐは、ITO等の透明性導 電体をスパッタ法、真空蒸着法等の周知の方法に よって導電膜10を形成する。次に、

(b) 導電膜10表面にレジスト11をスピンコート法により塗布成膜し、

(c)第1のストライプ電極4、共通電極6等のパターニングを施したマスク12を通して紫外線 照射、電子線照射等により焼付けを行う。レジスト11はメモリ構成、パターン形状によりポジ型、 オガ型のうちいずれを使用しても良い。

(d)パターン現像後、マスクをはずし非露光部分のレジストを除去した後、

(e)第1のストライブ電極4、共通電極6等を 形成するに必要な部分以外の導電膜13をエッチ ング除去し、

(1)最後にレジスト11を除去して第1のスト

第2図を使って説明を行う。第2図はこのメモリ を製造する手順を示す図である。

(強誘電体メモリの製造方法)

基板2の表面は少なくとも絶縁性でなければならないため、金属系等電気伝導性基板は表面を酸化処理や絶縁性物質、例えば、SiO2、Al2O,等の薄膜を形成して用いればならない。

強誘電体メモリ1の製造の手順として例えば第

ライブ電極4と共通電極6を形成する。なお、このとき、ストライブ電極4の各電極間および共通電極6とストライブ電極4の間に、導電膜とほぼ同じ厚さの絶縁膜を充填してもよい。

(h)強誘電体薄膜3を積層する。強誘電体材料

としては前述のようにPZT、PLZT、KNO ,、BaTiO,等の無機材料、目的物性に応じ て重合比率を制御したファ化ビニリデンートリフ・ ルオロエチレン共重合体等含フッ索系ポリマーや シアン化ピニリデンーピニルアセテート共重合体 等のシアノ基含有ポリマーを主成分とする有機系 材料に大別される。前記無機材料を用いた薄膜形 成には、プラズマスパッタ法やイオンピームスパ ッタ法、真空蒸費法等のドライ成膜法が主に用い られる。また、電解法等の湿式成膜や金属アルコ キシドを所定の成分比で混合し、基板2上に溶液 **始布後、焼成工程を経てその酸化物結晶として薄** 膜形成するソルゲル法,スピンオン法も適用する ことが出来る。また高分子系有機材料はその化学 構造と組成比に基き、適当な溶媒を選択出来るこ とにより、スピンコート法、ディップ法、印刷法 等による塗布-乾燥工程で成膜を行える。さらに、 (i)強誘電体薄膜3上に第1のストライプ電極 4に直交する第2のストライプ電極5を形成する。 この方法としては(a)~(l)と同一の手法に

よっても、また他の周知の手段であっても良い。 導電性材料も同様に第1のストライプ電極4と同じもしくは強誘電体薄膜3との関係を考慮した他の材料であっても良い。このとき第2のストライ プ電極5と同時に第2の共通電極7も形成される。 このようにして前述した強誘電体メモリ1が形

最後に基板2を所定の大きさに切断し共通電極 6.7を結線して、上記の強誘電体メモリ1が製 造出来る。

成される。

上記強誘電体メモリ1の構造および製造工程はこれに限定されるものではない。例えば、第1のストライプ電極4〜強誘電体薄膜3〜第2のストライプ電極5から成るメモリ層14を同様の手順で多層積層することも可能であり、また、必要に応じて第2のストライプ電極5上に遮光、帯電防止、汚染防止、水分侵入防止等を目的とした保護膜を形成することも出来る。

さらに、強誘電体薄膜3をストライプ電極4. 5が交差する部分のみ形成されるようにエッチン

グし、除去された部分に絶縁性材料を充填する工程を(h)の後に加えてもよい。

次にこの構成の強誘電体メモリにデータを記録 (ライト)及び読出し(リード)する動作につい て第3図を使って説明を行う。

まずストライプ電極4と5の幅にほぼ等しいとり 光導電体8と9の上にそれれ照射して、その照射手段15,16により、 射部分17と18の上にそれに対して、というの上にそれを25の中から各1本で 直交するストライプ電極4と5の中からと3本でできる。上記光導電体8,9に光で15,16から光で一ムを照射手段15,16から光で中心とに対するのできる。上記光導電体8,9に光で15,16から光で15を選択する切換手段19、20を光でルチで15を選択するではではではではではではではではできる。そいて、ストライプで10を20ででは10に対しているの対象を21により、ストライプで10に20でで10に20でで10に20で10 に印加する電圧の極性(+, -)を変えることにより、各メモリセル21に生じる分極の方向を変えて、これをデジタル信号の1と0に対応させてデータのライトを行なう。

次にリードの方法を以下に述べる。まず、 9 イトの場合と同様に、光マルチプレクサー1 9 . 2 Oにより読出すメモリセル21に該当するストライプ電極4 . 5 に光ビームを照射することによりリードするメモリセル21が選択される。

そして、選択されたメモリセル21に第42図に示した読出しパルスEFを印加し、分極値C」の違いにより生じる出力の違いを判別することにより記録されたデータをリードすることができる。

また、選択されたメモリセル21をリードする別の方法としてメモリ全体に熱を加えて、焦電効果により発生した無電電流を検出する方法がある。 焦電電流の極性は分極の方向で決まるため、極性を検出することで記録データをリードすることができる。その他のリード方法としては、メモリ全体に圧力をかけて、圧電効果により発生した電圧 を検出する方法がある。 圧電気の極性は分極の方向で決まるため、これを検出することで記録データをリードすることができる。

上記のようにして構成された強誘電体メモリ1の記録容量について説明する。強誘電体薄膜3の面積を現在の半導体メモリの16 Mbit(0.5 μmルール)のものと同程度(8mm×15mm)として計算すると、上記ストライプ電極4,5は幅0.5 μm間隔0.5 μmで設けられているので1つの情報を記録できるメモリセル21は上記面積中に120 ×10°コ存在できることになる。すなわち、16 Mbitの半導体メモリと同程度の面積で120 Mbit の記録容量となり、上記単層の強誘電体メモリ1では、従来の半導体メモリの約8倍の記録容量を達成できる。

以上説明した強誘電体メモリによれば、切替手段としての光導電体に光ビームを照射して第1, 第2のストライブ電極を選択することによりデータの記録, 読出しを行なうをメモリセルを特定することができる。また、情報が記憶される各メモ

ライブ電極1本に対して1つずつ設けられ、コントロール部58からの信号により第1、第2ストライブ電極からの1本の電極がそれでれ選択される。この実施例の強誘電体メモリにおいては、電気的にメモリセルの21の遅れとすることができるので、上記実施例の2ように、承に投作ができないである。この上記実施例の3RAMでの3にように、上記実施例の3RAMでの4年ではメモリセルを構成できるのででは、近年の2トライブ電単に高密度化が可能はなり、強誘電体がの発音を利用して記録するので記憶保持のための電力消費のない不揮発性のメモリになる。

ところで、上記実施例の強誘電体メモリでは、 メモリセルを構成している強誘電体薄膜が連続した一枚の薄膜であるため選択されたメモリセルと 隣接するメモリセルとの間でクロストークが生じ てしまう。

このクロストークを防止するためには強誘電体

リセルは強誘電体薄膜の上記ストライプ電極の交 叉部分に限定され、それぞれが独立しているので、 隣接するメモリセルにデータが誤って記録された り、読出されたりすることがなく、該当するメモ リセルにデータは確実に記録され、また読出すこ とができる。

また、平面上に配列されたメモリセルの情報の リード・ライトを光ピームの1次元的な走査で実 現できるため、光ピームの走査と情報のリード・ ライトのための光学システム、電気システムの機 複が簡単になる。

次に切替手段として半導体スイッチを用いた例について説明する。

第4図に示すように切替手段として電気的にコントロールできる半導体スイッチ57と、そのコントロール部58を基板59上にIC化して設け、その基板59上にストライブ電極60,61と強誘電体薄膜62を積層したものである。上記半導体スイッチ57は第1,第2ストライブ電極60,61とコントロール部58を接続するようにスト

薄膜をストライプ電極に挟持される部分のみになるようにエッチング等により網目状に分割すればよいのであるが、精度よく分割するのには工数がかかり、また、作成された強誘電体薄膜にエッチング処理等を施すことは結晶配向性を悪くする可能性もあり、あまり好ましくない。そこで、このクロストークの発生を防止し、SN比を向上させる好ましい実施例について説明する。

第5図はクロストークを防止する手段を設けた 強誘電体メモリの一実施例を説明するための図、 第6図はこの実施例において、選択されたメモリ セル21の等価回路を示す回路図である。第6図 において、C」は選択されたメモリセルの合成容 量、Cxは選択されたメモリセルの合成容 量、Cxは選択された第1ストライプ電極4と選 択されていない第2ストライプ電極5との各交点 (X方向)のメモリセルの合成容量で、と選択 されていない第1ストライプ電極と選択された第 2ストライプ電極との各交点(Y方向)のメモリ セルの合成容量である。なお、選択されていない メモリセルによる合成容量Cxyは、第1第2の両 ストライブ電極がともにGNDに接続されているので無視することができるため図示していない。

第5図に示すように、第1,第2のストライプ。 電極4,5と第1,第2の共通電極6,7をそれ ぞれ接続する切替手段8、9が1本のストライプ 塩極に対して2つずつ並列に設けられたスイッチ 8a. 8bまたは9a. 9bから構成されている。 そして、第1ストライブ電極の各電極に接続され ている2つのスイッチ8a,8bの内、一方のス イッチ8aは全て第1の共通電極6を介して読出 しまたは、記録パルスを発生するドライバー回路 81が接続され、他方のスイッチ8bは全てGN Dに接続されている。同様に第2ストライブ電極 5の各電極に接続されている2つのスイッチ9 a. 9 b の内、一方のスイッチ9 a は第2の共通電極 7を介して出力側の増幅器82が接続され、他方 のスイッチ9bは、すべてGNDに接続されてい る。この2つのスイッチ8 g, 8 b または9 a, 9bは、一方のスイッチがONしているときは他 方のスイッチがOFFとなるように連動して動作。 するスイッチである。このように回路を構成する ことにより、選択されていないストライプ電極は すべてGNDに短絡させるようにしたものである。 このとき、ドライバー回路81の出力インピーダ ンスを合成容量 Cv によるインピーダンス(1/ ωCv)よりも十分小さくし、また、増幅器82 の入力インピーダンスを合成容量Cx のインピー ダンス(1/ω Cx)よりも十分に小さいものと する。これは、第6図に示すA点の電圧をドライ パー回路81からの出力電圧に対して低下しない ようにして、選択されたメモリセル21に確実に 電圧が印加されるようにし、また、選択されたメ モリセルを通過した電流の大部分を増幅器82に 流入するようにして、確実に選択されたメモリセ ルのデータを読出すためである。この実施例によ れば、図からわかるように、隣接するメモリセル の容量Cx, Cv はGNDに短絡されているので 読出し電流の大部分は選択されたメモリセルを通 って増幅器に流れこみ、Cx , Cv の影響を受け ることなく、すなわちクロストークを生じること

なく、正確に選択されたメモリセルに記憶された 情報を読出すことができる。

第7図は、クロストークを防止する他の実施例 を示す図であり、第8図はこの実施例において選 択されたメモリセルの等価回路を示す図である。 第7図に示すように、各ストライブ電極はそれぞ れ、切替手段8、9と接続されない方の端部で抵 抗Rを介してGNDに接続される。そして、前記 実施例と同様に各ストライプ電極4,5と第1, 第2の共通電極6、7とをそれぞれ接続する切替 手段8、9として、一本のストライプ電極に対し てそれぞれ2つのスイッチ8a, 8bまたは9a, 9 b を並列に設けている。この実施例において、 2つのスイッチは一方がONのとき他方もONと なり、OFFのときはともにOFFになるように 連動して動作する。そして、第1,第2の共通電 極6、76第1および第2ストライプ電極4、5 に対してそれぞれ2本ずつ(6a, 6bまたは7 a, 7 b)設けられている。第1·ストライプ電極 4とスイッチ8を介して接続されている第1の共

通電極6a,6bの内一方の共通電極6aは増幅 器83の出力端子に接続され、他方の共通電極6 bは増幅器83の負入力端子に接続されている。 この増幅器83の正入力端子には読出し、書込の **パルスを発生するドライバ回路81が接続されて** いる。また、第2ストライプ電極5とスイッチ9 を介して接続されている第2の共通電極7a、7 bの内、一方の共通電極7aは増幅器82の負入 力端子に接続され、他方の共通電極7bは抵抗R fを介して増幅器82の出力端子側に接続されて いる。また、この増幅器82の正入力端子はGN Dに接続されている。このように、増幅器82, 83はいずれも負帰還回路を構成している。とこ ろで、切替手段にはそれぞれON抵抗が存在する。 ため選択されたメモリセルの等価回路は第8図に 示すようになる。ここで上述したように増幅器8、 2,83はいずれも負帰退回路を構成しており、 切替手段のON抵抗で1、 「2、 「3, 「4 はこ の負帰還回路内に含まれている。そのため増幅器 83のオープンループゲインをα1とすると図の。

A点からドライバー回路81を見たときの増幅器 の出力インピーダンスは「1/4」となり、41 がよっよりも充分に大きければ出力インピーダン スはほぼ客とみなすことができるので、選択され . たメモリセルを読出すときの電圧がクロストーク している合成容量で、に影響されず確実に選択さ れたメモリセルに印加される。また、増幅器82 のオープンループゲインをα₂ とすると、B点か ら見た増幅器82の入力インピーダンスは(ょう $+Rf)/\alpha_2$ となり、 α_2 が(rs +Rf)よ りも充分大きいとすれば、同様に零と見なすこと ができるので、選択されたメモリセルからの電流 はクロストークしている合成容量Cx 側に流れる ことなく、大部分が出力側の増幅器82に流れる ので確実に情報を読出すことができる。この実施 例の回路構成によればスイッチの有しているON 抵抗の影響を除去することができるので、第6図 に示した実施例よりも確実に情報を読出すことが てきる。

次に、この実施例で用いている2本の共通電極

ッチトランジスタ部88と、このスイッチトラン ジスタの出力に接続され、スイッチトランジスタ の約半分の大きさのCMOSトランジスタTェ』、 Tェ」からなる、電荷キャンセルトランジスタ部 89とからなる。そしてこの半導体スイッチのV in側に第1の共通電極6aまたは6bを接続し、 Vout 側に第1ストライブ電極4を接続する。そ して、TェィとTェッのゲート電極およびTェュ とTi,のゲート電極がそれぞれ接続されるとと もに、これらゲート電極にそれぞれ互いに逆相と なる信号が入力されるようにデコーダ87が接続 されている。また電荷キャンセルトランジスタ部 89のTェ」、Tェ』のソースードレイン間は短 格されており、ゲートとの容量のみが利用される。 Tェ,のゲートには、Tェ」のゲートとは逆相の 信号が加わり、Tェンがオフするときのゲート信 号の漏れをTェジで打ち消すようにする。Tェュ とTェ』の関係も同様である。この切替手段によっ れば光ピームを機械的に操作するための手段が不 要になり、高速に動作できる。

6 a , 6 b または 7 a , 7 b との O N . O F F を 同時に行うことのできる切替手段の具体的な構成 を第 9 ~ 1 O 図により説明する。

第9図は切替手段に半導体スイッチを利用した 実施例を示す図であり、第10図は半導体スイッチの一例としてのCMOSスイッチを示す図である。

第9図で示すように、切替手段として第1,第2ストライプ電極の各電極に半導体スイッチ86を2つずつ並列に設け、この一対の半導体スイッチ86はそれぞれ共通電極6a,6bまたは7a,7bに別々に接続され、各スイッチの切換が一トにはコントロールをとしてのデコーダ87が接続されている。そしなからのではない、制御自号が切換ゲートに入力されることで、チ毎に切替信号が切換ゲートに入力されるとに、力がは、第10図に示したように、Tri、Tr2の2つのCMOSトランジスタからなるス

ところで、この実施例の回路によれば読出しは 確実に行うことができるのであるが、この回路で そのまま書込みを行うと選択されたメモリセルと ともに隣接する他のメモリセルにも書込みが行わ れてしまうという問題がある。これは、第8図で 示した等価回路においてC点より出力側の回路を 等価的にGNDとみなすとC」およびCvには同 じ値の電圧が印加されることになるからである。

そこで、このような問題を解決した実施例を第 11~13図により説明する。

第11図はごの実施例の回路構成を示す図、第1 2図はこの実施例の回路のリード・ライトバルス の切替タイミングを示すタイムチャート図、第1 3図はごの実施例においてライト時の選択された メモリセルの等価回路を示す図である。 この実施例の回路が上記第7図で示した実施例と 異なる所は、リードとライトを切替をゲート信号 を入力する増幅器90と、ライトデータ信号を受けてライトバルスを発生する比較増幅器91と、 ゲート信号によりリード状態とライト状態を切替 るスイッチ92a,92b,92c,92dを設けた点と、抵抗Rを介してGNDに接続されていた第1,第2ストライプ電極4,5をそれぞれ抵抗Rを介してインピーダンス変換器93a,93 bに接続し、さらに抵抗R1,R2,R3を介してGNDに接続した点である。

リードパルスを発生するドライバ回路81がパイッチ92aを介して増幅器83に接続されている。またライトデータ信号を受けて土Ew(991の電圧のライトパルスを発生する比較増幅器83にだったのでは、スイッチ92dgを介して増幅器83に従った。のでは、スート用の抵抗Ri~Rsは、ならいるので、リードとライトを切替るW/Rが出ている。に接続されて、また反転増幅器94を介してスイッチ92agとのでは、また反転増幅器94を介してスイッチ92agとてに接続されている。

に示しているスイッチ92a~92dの位置はライト状態を示している。

ライト状態の時の選択されたメモリセルの等価回路を第13図に示す。図からわかるように、抵抗R、一R、によってアッテネートされた電圧がインピーダンス変換器93a、93bおよび抵抗Rを介して各ストライブ電極に印加され図のA〜D点の電圧はそれぞれ、A点が±2/3Ew、B点が±1/3Ew、C点が±Ew、D点が0となるため、クロストークのメモリセルの合成容量Cェ、Cァ、Cxxの両端に加わる電圧はいずれも±1/3Ewとなるので、これらのクロストークに影響を与えることなく、選択されたメモリセルだけに書込みを行なうことができる。

また、このときに出力側の増幅器82の帰退抵抗R1をパイパスするスイッチ95を設け、このスイッチをONすることにより、帰還率を挙げ、増幅器側の入力インピーダンスを下げることにより、D点の電圧をOVにより近づけて、C」によ

この回路において、第12図に示すようなタイ ミングでW/Rゲート信号,リードパルス,ライ トパルスの各信号が発生すると、スイッチ92a または92bおよびスイッチ92cまたは92d からの出力も図に示すようになる。すなわちW/ Rゲート信号によりリード状態が選択されたとき はスイッチ92 a および92 c が O N になりスイ ッチ92b,92dがOFFになるのでドライバ 回路81からの電圧EFのリードパルスがスイッ チ92aを介して出力され、ライト状態が選択さ れたときは、スイッチ92b,92dがONにな り、スイッチ92a,92cがOFFになるので、 増幅器 9 1 からの電圧士EWのライトパルスがス イッチ92bを介して増幅器83に入力されると ともに、図に示すようにスイッチ92dからも出 力される。そしてこのスイッチ92dからの出力 信号は抵抗R1,R2,R)に入力され振幅が2 /3.1/3にアッテネートされ、インピーダン ス変換器93a, 93bおよび抵抗Rを介して各 ストライプ電極にくわえられる。ここで第11図

り大きな電圧を印加することができるので、より 良好な書込みを行うことができる。

上述の実施例では、メモリを読出す時に抗電界 Ecにくらべて小さな電界のリードパルスを用い て、分極方向を反転させずにメモリ内容を読出す、 いわゆる非破壊読出しを行う場合について説明し たが、抗電界Ecおよび反転電界Esを越える電 界を印加し分極方向を反転させてメモリ読出しを 行なう、いわゆる破壊読出しを採用することもで まる。

ここで、この破壊銃出しについて、第14図に示したヒステリシスループに基いて説明する。銃出されるメモリセルの分極状態がa点にあるとし、これにEsを越える銃出し電界Erを印加すると、ヒステリシスループの矢印方向にしたがって分極状態はa点からb点に達する。このとき、分極状態が抗電界Ecを境にして反転じ、そのときに生ずる電流の変化を検知する事によりメモリを銃出すことができる。読出し電界Erを積したバルスで印加するが、読出し電界Erを

除去しても分極状態はa点に戻らずc点に戻ることになり、メモリを読出す前後で分極状態が異なりメモリ内容は破壊されることになる。そこで、メモリ内容を保持するために負の反転電界ーEsを越える電界ーErを印加してC点からD点を経てA点へと分極状態を元に戻す再替込みを行うことが必要である。

この破壊銃出しによれば、非破壊銃出しに比べて分極状態の変化が大きく、電流変化の割合も大きくなるので、メモリ内容をSN比よく確実に銃出すことができる。

また、非破壊統出しにおいては、統出し電界にある程度以上(例えば、1/2Ec以上)の電界Exを印加すると第14図に示すように、分極状態がa点からe点を経てa点に戻らずに分極値の小さなf点に戻ってしまうことがあり、読出すごとに分極値が小さくなり、SN比が悪くなる。

しかし、上記破壊読出しでは、反転電界士Esを超える電界を印加するので分極状態はヒステリンスループに従って変化し、分極値が維持される

り、この非破壊銃出しにおいても、同様にリーク 電界を低減し、クロストークを防止することがで きる。

また、さらに効果的にクロストークを防止する 方法として以下に示すような実施例がある。

ので読出しを繰返してもSN比が悪くならない。

ところで、この破壊読出しにおいて問題となるのが隣接するメモリセルに加わるリーク電界ではるクロストークである。上述の非破壊読出しいは読出し時の印加電界が小さくクロストークはそれほど問題にならなかったが、この分極反転を利用する破壊読出しでは、香込み時と同様の大きな電界を印加するため香込み時と同様にリーク電界を低減し、クロストークを防止する手段を講じる必要がある。

そこで、第11~13図に示した実施例のように、リードとライトを切替るゲート信号を入力する増幅器と、ライトデータ信号を受けてライトバルスを発生する比較増幅器と、ゲート信号によりリード状態とライト状態を切替るスイッチを設け、さらに、抵抗を介してGNDに接続されてび、インピーダンス変換器を介してGNDに接続して、隣接するメモリセルの合成容量Cx, Cv, Cxvの両端にかかる電圧を1/3 Es とすることによ

オードが逆並列となっており、電圧ー電流特性も4層ダイオード特性を不両方に持ていまっており、第17回に示すように在上であり、電圧では、第17回に示すとは、第17回に示すとは、N10回に示する。とは、N20回に示する。とは、N20回に示する。とは、N20回にないない。N20回には、N30回に、N30回に、N

以下、第15図に示したこの実施例の動作を説明する。選択されたメモリセルの情報を破壊銃出し(会込みも同様)する際には、強誘電体薄膜の抗電界Ecおよび反転電界Esを越える電界Erを印加する必要がある。このとき、第14図に示すヒステリシスループにおいて

Er>Es>Ec ...(1)

の関係にある。

電界Erが印加されたメモリセルは、例えば、 a点の分極状態からc点の分極状態へと分極状態 が反転し、そのヒステリシスループに従って、電 界Erを除去しても分極値Prが保持される。

ここで、ストライプ電極4,5の間に電圧V₁を印加する。このとき

V; ≧ V e ...(2) となるように V; を設定する。

すると、V1 を印加されたメモリセルの半導体部200はON-Stateとなり導体となるので強誘電体薄膜3に直接電圧V1、が印加される。この時の電界E1 は強誘電体薄膜3の膜厚をd1 とすれば、

Eg=Ed・d1/d2 …(8) となり、d1/d2<1より

Eg<Ed(9)

このように、半導体部200を設けることにより、隣接するメモリセルに印加されるリーク電界を減少することができ、クロストークを防止することができる。

さらに、半導体部 200 の抵抗値 Z_1 を強誘電体薄膜 3 の抵抗値 Z_1 に比べて大きくすることで、 E_g は Z_1 \angle (Z_1 + Z_2)倍に減少するので、 より一層 2 ロストークを防止することができる。

ここで、この実施例を製造する行程の一例を第 18図(a)~(d)により説明する。

(a)まず、基板2上に格子状にストライプ電極4を形成し、各電極間を絶縁体210で充填し、表面を平坦化した後、強誘電体存膜3.およびN。 層を順次積層する。

(b)上記N,暦がフォトレジスト等により2 つのストライブ電極にまたがり、そのN,暦がそ 作するように、

V₁ ≧ V e > V₂ ... (4) と設定する必要がある。

このリーク電圧 V: は、電極間ピッチにもよるが、通常 V: の数分の 1 以下のレベルである。

このリーク電圧 V 2 によるリーク電界 E g は、 第1,2ストライプ電極 4,5間の距離(すなわち、強誘電体薄膜 3 の膜厚 d 1 と半導体部 2 0 0 としてのD I A C の厚み)を d 2 とすれば、

E g = V 2 / d 2 … (5) となる。

ここで、半導体部200を有していない場合に、 隣接するメモリセルに印加されるリーク電界Ed は、次の関係式をみたす、

 $V_3 = E d \cdot d_1 \dots (6)$

ここで、V,は半導体部200の有無に依存せずVュに等しいので、

 $V_3 = V_2 \qquad \cdots (7)$

(5)~(7)式から、

の端部がストライブ電極の中央部に位置するようにエッチングする。その後P2層、N2層を順次 積層する。

(c)N₂層の上にP₁層を積層した後、イオン注入法によりP₁層内にN₁層を形成する。このとき、N₁層はN₃層と対象となる位置に形成する。

(d)このようにして、形成された半導体回路 部200が各メモリセルごとに独立して形成され るように、レジストをマスクにしてRIEにより 強誘電体薄膜3の表面まで上記ストライブ電極4 と同方向に格子状にエッチングする。レジストを 除去した後、絶縁体210を充填し、表面を平坦 化した後、上記ストライブ電極4および半導体回 路部200と直交する方向にストライブ電極5を 格子状に形成することにより、この実施例の強誘 電体メモリは完成する。

以上の実施例では半導体部200としてDIA Cを用いたが、第19図に示すような2つのダイ オード素子を逆接続とした構成としても同様な効 果が得られる。この素子の電圧-電流特性は第2 0図のようになり、Ve以上の電圧を印加したO N-Stateにおいても

Z,= V e / I d \cdots (1 0) なる抵抗値Z,を有するので、選択されたメモリセルの強誘電体神膜3 に印加される電界E f ' は (3) 式に従って

 $E f' = \{V_1 / d_1 \} \cdot (Z_1 / (Z_1 + Z_2))$... (11)

隣接するメモリセルへのリーク電界Eg′は、 半導体部のOFF-Stateでの抵抗値を乙」 と等しいとした場合において、(8)式と同様に、 Eg′=Ed・d:/dz ・・・ (12) となる。

このようにすると、上述のDIACの場合に比べて、選択されたメモリセルに印加される電界E f'はEfよりも小さくなるが、半導体回路部のOFF-Stateでの抵抗値2。は2,よりも大きいので、半導体回路部を設けない場合に比べて、隣接するメモリセルへのリーク電界は減少し

プ電極に対して2つずつスイッチを設ける場合は、 特に面積が大きくなる。

また、半導体スイッチを並列に基板上に設ける と、メモリ部の面積に対して、切替手段が大きく なり、メモリチップ容積が大きくなる。

そこで、切替手段に半導体スイッチを用いた強誘電体メモリ1において、メモリチップ容積を小さくすることのできる実施例について説明する。 第21図はこの実施例における強誘電体メモリを示す分解斜視図、第22図はドライブセル層の一例を示す平面図である。

なお、図では説明を簡単にするためドライブセルを5行5列の25個ずつとした625bitのメモリとしている。

この実施例は第22図に示すように、1本のストライプ電極に端子部により接続され、ストライプ電極60(61)と共通電極6(7)とのON・OFFの切替を行なう半導体スイッチ57を、ドライブセル120内に設け、このドライブセル120を同一平面上に、縦横のマトリクス状に

クロストークを防止することができる。

なお、これらの実施例では強誘電体薄膜3は、 エッチングにより除去されず一体に形成されてい るが、半導体回路部200と同様にエッチングに より除去し絶縁体を充填して、各メモリセルごと に独立させてもよい。

このように、第5図~20図に示した実施例に よれば隣接するメモリセル間のリーク電界を低減 し、クロストークを防止することができるので、 データを選択したメモリセルに対して確実に書込 み読出しを行なうことができる。

ところで、切替手段に第4図に示したような半導体スイッチ57を用いる場合には、通常の半導体作製のプロセスにより、上述のような半導のイッチを作製すると、このスイッチ1ヶ当りの付は数10~10数μm²となり、半導体スイッチの大きさに合わせて、ストライブ電極の幅、ピッチを大きくすると、単位面積当りの記録容別よが低下することになり、好ましくない。上述のようイにクロストークを防止するために1本のストライ

(図では5行5列)に配設してドライブセル層1 21を形成する。そして、第21図に示すように、 第1ストライブ電極4および第2ストライブ電極 5とそれぞれ接続される2つのドライブセル層1 21a, 121bを基板2上に、ドライブセル層 121a, 第1ストライブ電極4, 強誘電体薄膜 3, 第2ストライブ電極5, ドライブセル層12 1bの順に積層したものである。実際には各ストライブ電極間およびドライブセルとストライブ電極の間は絶縁層122が設けられているので、断 面図は第23図のようになる。

次に、この実施例では、各ドライブセルの形状を同じものとし、ドライブセル120とスドライブ電極との接点部120 aが全てのドライブセルで同じ位置になるように(図では左上の角部)しているため、1行ごとにドライブセルを、ストライブ電極のピッチ分ずらして配設する。ごれにより、ドライブセルの最密配置によるメモリセル数の増加(高密度化)、半導体作製時のマスクパターン設計値略化等、プロセス効率の向上等の効果

が得られる。

なお、ドライブセル120を第24図で示すように端子部とスイッチ部で構成し、ストライブ電極との接点部120aを端子部上でずらして行なうようにしてもよい。

この実施例の構成の強誘電体メモリの具体的な 製造方法を以下に説明する。第25図(a)~ (o)は、このドライブセル層を用いた強誘電体 メモリの製造工程の一例を説明するための図である。

(a)まず、Si 基板130上に周知の半導体プロセスを使って第1のドライブセル暦121 aとしてのMOSFETを作る。図からわかるようにSi 基板130上に、イオンを打込み、ソース拡散層131とドレイン拡散層132が形成され、この上に絶縁膜133に挟まれて、ソース電極134とドレイン電極135を介してゲート酸化膜136に覆われたゲート電極137が形成されている。ソース電極134おびドレイン拡散層131およびドレイン拡散層

(c) 平坦化された絶線膜138の上面に形成される第1のストライプ電極4と電気的に接続されソース電極134との接点部121aとなる部分の絶縁膜138に周知のフォトエッチング技術によりコンタクトホール140を形成する。

(d)このホール140に金属等の導電体を充填 しコンタクト141を形成する。金属等を充填す るには、例えばW(タングステン)の選択CVD 技 術を用いる。

(e) 絶縁膜138の上面に電極用金属を0.1 ~1.0μmの厚さで積層し、フォトエッチング によってストライプ状に形成して第1ストライプ 電極4を形成する。上記電極用金属としては、上 記高融点金属またはこれら金属のシリサイドを用 いる。リン等の不純物を高濃度にドープしたドー プト・ポリシリコンを用いることもできる。第1 ストライプ電極4の内の一本の電極とNOSFET 12 1 aのソース電極134がコンタクト141を介 して接続されている。

(f)上記工程で第1ストライプ超極4が形成さ

132に接続されている。また、ゲート電極137はゲート酸化膜136を介してソース拡散層131とドレイン拡散層132に断るようにSi基板130上に積層されている。ここでソース電極134及びドレイン電極135は後の熱工程に絶えるような材料、例えばMo, W, Ti等の高融点金属またはこれら金属のシリサイド(MoSi,, YSi2, TiSi2)を用いている。ゲート電極137はポリシリコンまたは上記シリサイドから形成されている。

(b) このMOSFET121aの表面をO.5~5μmの絶縁膜138で覆うように形成する。この絶縁膜138には常圧CVD(AP・CVD)、減圧CVD(LP・CVD)、またはプラズマCVD(P・CVD)で形成した、SiOaまたはPSG(リン珪酸ガラス)膜を用いる。この絶縁膜138の上にレジスト139を塗布(コーティング)した後、パックスパッタまたはRIEエッチパックによりレジスト139と絶縁膜138の表面の一部を除去することにより、表面を平坦化する。

れた業子の表面に(b)の工程と同様にSiOェ またはPSG等からなる絶縁膜142およびレジスト143を積層した後、

(g) バックスパッタまたはRIEエッチバックによりレジスト143 および絶縁膜142を第1ストライプ電極4の上面まで平滑エッチングして表面を平坦化する。

(h)この平坦化した表面にPZT等からなる強誘電体薄膜3を所望の厚さに積層する。この強誘電体薄膜3の成膜方法としてはイオンピームスパッタ法、RFマグネトロンスパッタ法、電子と一ム蒸替法、クラスタイオンピーム法、MOCVD 法等が利用できる。なかでも、PZT、PLZT等の多元素系酸化物薄膜を形成するためには、薄膜の組成を制御する上でマルチイオンピームスパッタ法が好ましい。この後、強誘電体薄膜3を結晶化するために600℃以上の温度で熱処理を別に行なってもよい。

(i)強誘電体薄膜3の上面に電極用導電体を0.1~1. 0μmの厚さに積層し、フォトエッチン

グによりストライブ状の第2ストライブ電極5を上記第1ストライブ電極と交差する向きに形成する。電極用導電体としては工程(e)で説明したものと同様の材料を用いる。

(j)第2ストライプ電極5を覆うように0、5 ~5μmの厚さで絶縁膜143を積層し工程(b),(f)と同様にしてこの絶縁膜143を平坦化する。その後、上記(c),(d)の工程と同様な方法で絶縁膜143にコンタクト144を形成する。

(k)この絶縁膜143の上面に0、1~1、0μmの厚さのポリンリコンまたはアモルファスシリコンからなるシリコン腹をLP・CVD 法。 P・CVD 是 P

電極146はコンタクト144を介して第2スト ライブ電極5と接続されている。

(m) TFTのゲート用絶縁膜をCVD法により積層し、フォトエッチングにより不要部を除去してゲート絶縁膜148を形成する。この絶縁膜148の材料としては、SisNa, SiO2, Ta2O, 等が利用できる。

(n)このゲート絶縁膜148の表面上にAI、AISi、AISiCu等からなる導電膜をスパッタ法、電子ビーム蒸替法等により厚さ0、1~1μmで積層させ、フォトエッチングにより不要部を除去しゲート電極149を形成することによりTFTが完成する。なお、ゲート電極149、ソース電極146およびドレイン電極147をAIまたはAI合金として説明したが工程(a)で示した材料でもよいことは勿論である。

(o) 必要に応じて TPTの表面をSi, N₄, P. SG等のパシペーション膜150で被覆する。

以上の工程によりドライブセル暦を用いた強誘 電体メモリが完成する。 イブセル層121bとしてのブレーナー型TFT (Thin Film Transistor)を形成する領域以外の シリコン膜をフォトエッチングにより除去し、 T FTのしきい値(VT)制御用チャンネルドーブ (低濃度イオン注入)を行なう。さらに、 TFTの ソース電極、ドレイン電極が接続される領域にA sまたはPの不純物を高濃度にイオン注入し、 n ・ 拡散層145a,145bを形成する。この際、 注入した不純物を活性化するために600℃以上 の熱アニールをおこなうが、この熱アニールで強 誘電体薄膜3の結晶化アニールを兼ねることがで きる。

(1) A1, A1 Si, A1 Si Cu 等からなる 導電膜をスパッタ法, 電子ピーム蒸替法等により 厚さ0、1~1μmでシリコン膜145 および絶 緑膜143の表面に積層し、フォトエッチングに より不要部を除去してソース電極146 およびド レイン電極147を形成する。このソース電極1 46 およびドレイン電極147 はそれぞれ n・ 拡 散暦145 a, 145 b に接続され、またソース

また、この実施例では、第1, 第2ストライプ 電極4, 5に対してそれぞれドライブセル暦12 1 a, 121 bを設けたが、第26図または第2 7図に示すように第1ストライブ電極用のドライ ブセル122と第2ストライブ電極用のドライブ

セル123を交互に配設してドライブセル暦12 1を1届で形成してもよい。このようにすると、 単位面積当りのメモリセルの密度、すなわち記録 容量は小さくなるが、ドライブセル暦121の形 成が1回ですむので製造工程が短縮される。

また、基板にSiを用いたので、第1のドライ プセル暦121aをHOSFETとしたが、基板にガラ ス等の材料を用いたときは、第1のドライブセル 層121aを第2のドライブセル層121bと同 様にTFT としてもよい。また、上記実施例ではプ レーナー型TFT として製造工程を説明したが、第 28図(a)~(c)に示したような他の型のTP T を用いてもよい。第28図(a)は逆プレーナ -型、(b)はスタガー型、(c)は逆スタガー 型をそれぞれ表しており、第25図に示したプレ ーナー型TFT と同一の部材には同一の符号を付し

次にドライブセル層の具体的な実施例について 説明する。

第29図は半導体スイッチをMOSトランジス

囲まれた部分が1つのドライブセル120を示し、 この実施例では1個分のスイッチで1つのドライ プセルを構成じている。また、第31図に示した。 ように、ドライブセルをずらさずにソース電極上。 で接点部120aをずらして、ストライプ電極と 接続できるように、ソース電極126を逆コの字 状に形成して面積を広くしている。これに対して、 第32図はドライブセル120をストライブ選極。 のピッチ分ずらしたときのストライプ電極4との 配置を示す図である。このようにドライブセルを ずらしてストライプ電極と接続するときはソース 電極の面積を特別大きくする必要はなく、図に示 すように単なる長方形である。

OSトランジスタとした場合の実施例を説明する。 第33図は1個のCMOSトランジスタを示す平: ** 面図である。Tri~Triの4つのCMOSト ランジスタを同一基板上に作り込むために第10 図に示した配置とはTr。とTr。を逆に配置し ている。Tェュ, Tェ, のソース拡散層160,

タとしたときのドライブセル暦の一部の結線図で ある。

図からわかるように、マトリクス状に配設され た各トランジスタのドレイン電極Dは縦方向に共 通の端子Vdi(i=1,2,…)に接続され、 ゲート電極Gも同じように横方向に共通の端子V gi(i=1, 2, …)に接続されている。また、 ソース電極Sの端子は各ドライブセルごとに独立 して設けられている。そして、ドレイン電極の端 子Vdi、ゲート電極の端子Vgl、ソース電極 は、第4図に示した、共通電極6、コントロール 部58、ストライプ電極60にそれぞれ接続され ている。第30図は上述のようにして製造された 強誘電体メモリのドライブセル層の一部を表す平 面図である。図に示すように級方向に延在された ドレイン電極124と、横方向に延在されたゲー ト電極125が互いに直交するように列状に設け られてマトリクスを形成し、ドレイン選極124 とゲート電極125に囲まれた中にソース電極1 26が配設されている。第30図において破線で

161に挟まれて、Tェ、Tェ、の共通ドレイ。 ン拡散層162が設けられ、この各拡散層に対向 するように、Tェュ, Tェ4 の共通ドレイン拡散 **周163,164およびTr2,Tr4の共通ド** レイン拡散層165が対称的に設けられている。 そして、丁ェンソース拡散層160とTェュ,T r, の共通ドレイン拡散層に跨がってTr, のゲ ート電極が166が積層されている。同様にして、 T r z., T r s , T r 4.のゲート電極167, 1 68、169がそれぞれのソース拡散層とドレイ ン拡散暦に跨がって積層されている。ここで、T r 2 とT r 5 のゲート電極は接続され、1本の電 極で構成されている。また、Tェュソース拡散層が 次に、半導体スイッチを第10図で示したCM・・160とTェュソース拡散層163がT字状のVi in電極1:70により接続されており、また、Tr. s . T. r .: のソース拡散區161、164と共通 :: ドレイン拡散暦 1.6.2, 1.6.5 は H 字状の V out 選極 117.1 によりそれぞれ接続されている。上記。 4 図に示した共通電極6(7)ストライプ電極4点

(5)に接続される。Tri, Triのゲート電 極166, 169と1本になっているTr2, T ィ,のゲート電極167,168は、互いに逆相 の信号が入力されるようにそれぞれコントロール 部58に接続されている。第34図(a)(b) はそれぞれ第33図のA-A゛断面図、および、 B-B、断面図である。この断面図に示すように Tra, Tra 側ではn型の基板172にPウェ ル拡散層173を設け、その中にn゚ のソース、 ドレイン拡散層163,164,165を設けて おり、Tri,Tri例は同じn型基板172上 にp+ のソース, ドレイン拡散圏160,161, 162を設けている。第35図はドライブセルを 1 行毎にずらしたときの結練図を示す。図から明 らかなようにVin電極170は縦方向に共通の端 子V₁ (i=1, 2, …)に接続され、T_{「1}, Traのゲート電極は横方向に共通の端子Gi, Giri (i=1, 2, …)に接続され、Tra, Tェ,の共通ゲート電極も同じく横方向に共通の 端子G、(i=1,2,…)に接続されている。

もちろんである。このとき、ドライブセル層を用いた積層型の強誘電体メモリとするには、上述の第25回で示した製造工程(o)で設けたパシベーション膜150を平坦化し、工程(c)~(o)をくりかえすことで容易に達成できる。第36回は、このようにして作製された積層型強誘電体メモリの一例を示す断面図である。図において、積層された2つの強誘電体薄膜3 a . 3 b の間に設けるドライブセル層121は共通に利用するように1層のみ設けているが、別々に設けてもよいことは勿論である。

また、上述の第25図で示した製造方法では、 基板上にドライブセル層、ストライブ電極、強誘 電体得膜、ストライブ電極、ドライブセル層の順 に順次積層した構成としているが、工程(g)の 状態の素子と工程(h)の状態の素子、すなわち、 第37,38図に示すように、基板2上にドライ ブセル暦121bと、ストライブ電極5を設けた 素子190と、基板2上にドライブセル暦121 aと、ストライブ電極4および強誘電体薄膜3を また、V out 電極は各ドライブセル毎に独立している。そして、端子V」は共通電極6に接続され、端子G1、G1+1、 \overline{G} 1 はそれぞれコントロール部58に接続されている。

この実施例の回路で、例えば、破線で示したドライブセル 120 を選択するには、ゲート電極の端子 G_1 , G_2 と \overline{G} ,に互いに逆相の信号を印加すると同時に、選択回路(図示せず)により選択した端子 V_1 に信号を印加する。

なお、上記の例ではいずれもゲート電極およびドレイン電極が複数のスイッチで共通となっているので、ゲートパルスを加えてスイッチの〇N・〇FFを切換えるだけでなく、リードパルス、ライトパルスを加えるドレイン電極を選択するように、共通電極とドレイン電極の端子Vdiとの間にドレイン電極を選択するための回路(図示せず)が設けられている。

上記ドライブセル暦を用いた実施例では、いずれも強誘電体薄膜を1層とした例で示したが、こ. れを積層した積層型のメモリとしてもよいことは

設けた素子191の2種類の素子を別途に製造し、 この2種類の素子をストライプ電極が互いに直交 するように重ね合わせて接合した単層のメモリ構成としてもよい。これにより、このメモリの製造 プロセスを関略化して、量産性を向上することが できる。

なお、この発明は上記実施例に限定されるもの ではなく種々の変形、変更が可能である。

例えば、上記実施例ではいずれも強誘電体薄膜を挟んで第1、第2ストライブ電極を積層しているので、分極方向は積層方向と同じ方向(図の縦方向)となっているが、分極方向を積層方向に対して直交する方向(図の機方向)としてもよいの。第39図(a)・(b)・は、このような分種方向を説明するための図である。第39図(a)・は基板2上に形成した強誘電体薄膜3にエッチング等で規則的に複数の孔を設け、この孔の中に第1、第2ストライブ電極4、5を交互に埋設することによりストライブ電極4、5で強誘電体薄膜3を挟むようにして、図の矢印方向に分

極させるようにしたものである。このように構成! すると、ストライプ電極上に強誘電体薄膜を設ける るのではなく、基板上に直接強誘電体薄膜を形成に できるので、益板に上述したような結晶性、格子で 定数の近い単結晶基板を用いることにより、結晶 性および配向性に優れ、分極性能が高い強誘電体 薄膜が得られる。第39図(b) は第1ストライブ 電極4 および第2 ストライプ電極5 を絶縁層を介 して互いに直交するように、基板2上に形成され た強誘電体薄膜3の一方の面に積層し、この第1 ストライプ電極4および第2ストライプ電極5を の間の強誘電体薄膜3を矢印の方向に分極させる ようにしたものである。この実施例においても上 述の実施例と同様に基板上に直接強誘電体薄膜を 形成するので、より完全な結晶性を有する薄膜が 得られるとともに、成膜した強誘電体薄膜に対し てエッチング等の加工を施す必要がないため薄膜 の結晶性を乱すことなく、高品質のメモリ膜を得 ることができる。

さらに、上記実施例においてはいずれも、強誘

成したものである。

このようにドライブセル層を縦型FETにより 構成することにより、単位面積当りのドライブセ ルの面積を小さくすることができ、集積密度を向 上させることができる。

[発明の効果]

以上実施例に基いて説明したように、この発明によれば、強誘電体メモリの情報記録位置を常に特定することが可能で、さらに、強誘電体メモリの隣接する記録位置からのクロストークを防止してSN比を向上させ、選択した記録位置に対する情報の記録、読出しを確実かつ高速に行なうことのできる強誘電体メモリを提供することができる。4、図面の簡単な説明

第1図はこの発明の基本的な概念を説明するための説明図、第2図(a)~(i)は第1図の強誘電体メモリの製造過程を示す図、第3図は第1 図の強誘電体メモリにデータをリードライトする動作を説明するための説明図、第4図は強誘電体メモリの切替手段として半導体スイッチを用いた 電体球膜3および第1.2ストライブ電極4.5 を同一平面として積層しているが、第40図に示すように、第1ストライブ電極4および強誘電体 薄膜3を凹状に形成し、この凹部内に挿入されるように第2ストライブ電極5を凸状にしてもよい。このようにすると、1つのメモリセルの対向する 電極間面積が大きくなり、静電容量が増えて、信号のSN比が向上し、銃取りが容易になる。

また、上述の実施例では平面的に形成したドライブセル暦の各ドライブセルとストライプ電極といるが、各メモリセルに対応してドライブセルを経型に形成してもよい。第41図はこの経型のドライがを示す図であり、ドレイン電極301の上にN暦302、P暦303を称がして経過であり、ドレイン電極301の上にN暦302、P暦304を構成して経過であり、アカーででは、アカーででは、アカーででは、アカーででは、アカーででは、アカーででは、アカーででは、アカーででは、アカーででは、アカーででは、アカーでは、アカ

実施例を説明するための説明図、第5図~20図 はこの発明の強誘電体メモリにおいてクロストー クを防止する手段を講じた実施例を説明をするた めの図であり、第5図はこのクロストークを防止 する手段を設けた強誘電体メモリの一実施例を説 明するための図、第6図はこの実施例における等 価回路を示す図、第7図はクロストークを防止す る他の実施例を示す図、第8図はこの実施例の等 価回路を示す図、第9~10図は上記実施例に用 いられる切換手段の具体的な構成を示す図、第1 1~13図は書込み時のクロストークを防止する 実施例を説明するための図、第14図は非破壊読 出しにおけるヒステリシス特性を説明するための 図、第15~17図はクロストークを防止するた めに半導体回路部としてDIACを設けた実施例 を説明するための図、第18図(a)~(d)は この実施例の製造過程を示す図、第19,20図 は半導体回路部の他の実施例を説明するための図、 第21~38図はドライブセル層を用いた実施例 を示す説明するための図であり、第21図はドラ


イブセル層を用いた強誘電体メモリの一実施例を 示す分解斜視図、第22図はドライブセル層の一 例を示す図、第23図はこのメモリの部分断面図、 第24図はドライブセル層の他の例を示す図、第 25図(a)~(字)はこのドライブセル層を用 いた強誘電体メモリの製造工程の一例を説明する ための図、第26、27図は2つのストライプ電 極用のドライブセル層を示す図、第28図(a) ~(c)はそれぞれ逆プレーナー型TFT. スタ ガー型TFT, 逆スタガー型TFTを示す図、第 29~32図は半導体スイッチをMOSトランジ スタとしたときのドライブセル層を説明するため の図、第33~35図は半導体スイッチを第10 図で示したCMOSトランジスタとしたときのド ライブセル層を説明するための図、第36図はド ライブセル層を用いた積層型の強誘電体メモリを· 示す図、第37.38図はドライブセル層を用い た強誘電体メモリの他の製法を示す説明するため の図、第39図は分極方向を積層方向に対して直 交する方向とした実施例を説明するための図、第


40図は1つのメモリセルの対向する電極間面積を増加させる実施例を説明する図、第41図はドライブセル層を縦型FETとした実施例を示す図、第42図は強誘電体材料のヒステリシス特性を示す図、第43図は従来の強誘電体メモリを示す図である。


1…強誘電体メモリ、2…基板
3…強誘電体薄膜、4…第1ストライブ電極
5…第2ストライブ電極、6.7…共通電極
8.9…光導電体、21…メモリセル
15.16,28.29…光ピーム照射手段
120…ドライブセル,121…ドライブセル層


特許出願人 オリンパス光学工業株式会社

































95 || EX




-651-









第1頁の続き @発 明 之, 東京都渋谷区幡ケ谷2丁目43番2号 オリンパス光学工業 株式会社内 @発 明 出 東京都渋谷区幡ケ谷2丁目43番2号 オリンパス光学工業 株式会社内 ②発 明 生 \blacksquare 英 嗣 東京都渋谷区幡ケ谷2丁目43番2号 オリンパス光学工業 株式会社内 ⑫発 明 沢 向 東京都渋谷区幡ケ谷2丁目43番2号 オリンパス光学工業 株式会社内